臺積電上周在歐洲年度開放創新平臺論壇上向合作伙伴發表講話時表示，臺積電路演的很大一部分致力于該公司的下一代代工技術。臺積電的2 納米級 n2、n2p 和 n2x 工藝技術 將引入多項創新，包括納米片環柵 (gaa) 晶體管、背面功率傳輸和超高性能金屬-絕緣體-金屬 (shpmim：super-high-performance metal-insulator-metal)未來幾年的電容器。

但臺積電警告說，為了利用這些創新，芯片設計人員將需要使用全新的電子設計自動化(eda)、模擬和驗證工具以及 ip。雖然做出如此大的轉變從來都不是一件容易的事，但臺積電很早就給芯片設計人員帶來了一些好消息：即使 n2 還需要幾年時間，許多主要的 eda 工具、驗證工具、基礎 ip 和甚至 n2 的模擬 ip 也已可供使用。

臺積電設計基礎設施管理主管 dan kochpatcharin 在阿姆斯特丹舉行的 oip 2023 會議上表示：“對于 n2，我們可以提前兩年與他們合作，因為 nanosheet 是不同的。” “[eda] 工具必須準備就緒，因此 oip 所做的就是盡早與它們合作。我們擁有一支龐大的工程團隊來與 eda 合作伙伴、ip 合作伙伴和[以及其他]合作伙伴合作。”

原定于 2025 年下半年某個時間開始生產 n2 芯片的準備工作很早就開始了。nanosheet gaa 晶體管的行為與熟悉的 finfet 不同，因此 eda 和其他工具和 ip 制造商必須從頭開始構建他們的產品。這就是臺積電開放創新平臺（oip）展示其實力的地方，使臺積電的合作伙伴能夠提前開始開發他們的產品。

目前，cadence、synopsys等主流eda工具，以及ansys、西門子等多家eda工具均已通過臺積電認證，芯片開發者已經可以使用這些工具進行芯片設計。此外，cadence 和 synopsys 的 eda 軟件程序已準備好進行模擬設計遷移。此外，cadence 的 eda 工具已經支持 n2p 的背面供電網絡。

對于預構建的 ip 設計，事情會花費更長的時間。tsmc 的基礎庫和 ip，包括標準單元、gpio/esd、pll、sram 和 rom，已準備好用于移動和高性能計算應用。同時，一些 pll 存在于硅前開發套件中，而其他 pll 則經過硅驗證。最后，非易失性存儲器、接口 ip 甚至小芯片 ip 等模塊尚不可用——這成為一些芯片設計的瓶頸——但這些模塊正在由 alphawave、cadence、credo、ememory、guc 等公司積極開發或計劃開發，根據臺積電的幻燈片，新思科技（synopsys）。最終，用于設計 2 nm 芯片的工具和庫生態系統正在整合，但尚未全部實現。

“[開發具有納米片晶體管的 ip]并不難，但它確實需要更多的周期時間，周期時間有點長，”kochpatcharin 說。“其中一些 ip 供應商還需要接受培訓，[因為]它們只是不同。從平面 [晶體管] 到 finfet，并不難，你只需要知道如何制作 finfet。[這是]同樣的事情，你只需要知道如何做[這個]。所以，確實需要一些時間來接受培訓，但是[當你接受培訓時]，這很容易。所以這就是我們早開始的原因。”

盡管芯片的許多主要構建模塊都已支持 n2，但在臺積電的 2 納米級制程技術投入量產之前，許多公司仍需完成大量工作。傾向于自行設計（或共同設計）ip 和開發工具的大公司已經在開發 2 nm 芯片，并且應該在 2025 年 2 月開始量產時準備好產品。其他玩家也可以火起來他們的設計引擎，因為臺積電及其合作伙伴正在順利進行 2 納米準備工作。

下一代芯片需要合作

今年，臺積電將慶祝其開放創新平臺成立 15 周年，這是一項多方面的計劃，將代工廠的供應商、合作伙伴和客戶聚集在一起，幫助臺積電的客戶高效、及時地更好地構建創新芯片。oip 計劃多年來不斷發展，目前涉及數十家公司和超過 70,000 個適用于各種應用的 ip 解決方案。它持續增長，當下一代技術（例如 2 nm）和先進封裝方法在未來幾年成為主流時，其重要性將比以往任何時候都更高。

臺積電設計基礎設施管理主管 dan kochpatcharin 在荷蘭阿姆斯特丹舉行的 oip 2023 會議上表示：“這不是一個營銷計劃，它實際上是一個為行業提供支持的工程計劃。” “我們擁有一支龐大的工程團隊來與 eda 合作伙伴、ip 合作伙伴和設計合作伙伴合作。”

加快上市時間是臺積電 oip 計劃的基石之一。在2008年oip計劃出現之前，臺積電將在大約18個月的時間內開發出工藝技術和工藝開發套件（pdk），然后將pdk和設計規則移交給其電子設計自動化（eda）軟件和ip開發商中的合作伙伴。后者將再花費 12 個月創建 eda 工具并構建 ip 模塊，然后向實際芯片設計人員提供程序和 ip 解決方案。然后，芯片開發商還需要 12 個月的時間來構建實際的芯片。

借助 oip，臺積電的 eda 工具和 ip 設計合作伙伴可以在臺積電開始開發其新生產節點幾個月后開始開發其產品。而且，代工廠聲稱，當臺積電最終確定其工藝技術時，eda 工具和 ip 已經為芯片設計人員準備好了。臺積電表示，這將產品上市時間縮短了約 15 個月。與此同時，隨著新節點的開發時間和芯片的開發時間越來越長，臺積電與 eda 和 ip 提供商之間早期合作的價值正在增加。

例如，臺積電兩年來一直在與合作伙伴進行 n2（2 納米級）eda 和 ip 準備工作，臺積電的目標是在 2025 年下半年為芯片設計人員準備好工具和通用 ip。

熱心的讀者可能會想知道，為什么即使該計劃取得了成功，oip 在 15 年內只增長到 39 個 ip 成員。dan kochpatcharin 表示，事實證明，臺積電對加入該計劃的公司極為挑剔。臺積電需要 oip 計劃的成員真正為其做出貢獻，并使共同努力大于所有部分的總和。由于臺積電客戶使用 oip 計劃參與者提供的 ip、軟件和服務，因此后者必須在其領域非常出色才能成為 oip 的一部分。

事實上，臺積電甚至有其 tsmc9000 計劃（名稱模仿 iso 9000 質量政策），為 ip 設計設定質量要求。ip 合作者接受 tsmc9000 評估，結果可在 tsmc-online 上獲取，為客戶提供有關 ip 可靠性和風險的指導。

“我們對 ip 進行了大量的資格認證，在 test shuttles進行流片之前，他們有 tsmc 9000 檢查表，[...]客戶可以在 tsmc-online 上看到[所有]結果，”kochpatcharin 解釋道。“所以，他們可以看到，這個 ip 得到了硅片的引入，因此，他們對該 ip 更有信心。[他們還看到]有多少客戶采用了 [這個 ip]、有多少流片以及有多少產品。對于缺乏更好的術語，即知識產權消費者報告。”

聯盟成員在臺積電的首要目錄中列出了他們的 ip，其中包含來自 39 個貢獻者的數千個 ip 選項。客戶可以使用臺積電在線設計門戶上的“ip中心”搜索ip。目錄中的每個 ip 均由其原始合作伙伴開發、銷售和支持。同時，芯片開發人員甚至可以查看一個ip或另一個ip的受歡迎程度，這可以讓芯片開發人員對他們的選擇更有信心。如今，信心非常重要，而且對于 3 納米、2 納米以及未來的節點來說，隨著流片變得更加昂貴，信心將變得更加重要。

但加快上市時間和確保質量并不是 oip 計劃的唯一目的。它旨在簡化芯片的開發、生產、測試和封裝。臺積電的 oip 涉及多種成員，并分為六個計劃或聯盟，每個計劃或聯盟負責不同的工作：

一、ip 聯盟專注于提供經過硅驗證、生產驗證和代工廠特定的知識產權 (ip)，供臺積電客戶選擇。

二、eda 聯盟包括提供符合臺積電技術要求并支持代工廠生產節點的電子設計自動化 (eda) 軟件的公司。

三、設計中心聯盟由合約芯片設計師以及提供系統級設計解決方案支持的公司組成。

四、云聯盟結合了 eda 工具制造商和云服務提供商，使臺積電的客戶能夠在云中開發和模擬他們的芯片，以減少內部計算需求。

五、3d fabric alliance 聯合了所有負責先進封裝和多芯片處理器開發的公司，主要包括上述所有公司以及存儲器制造商（包括美光、三星和 sk hynix）、基板、osat、和測試設備制造商。

六、價值鏈聯盟類似于設計中心聯盟，但旨在提供更廣泛的合同芯片設計服務和 ip 產品，以滿足從初創公司、oem 到 asic 設計人員等廣泛客戶的需求。

3d fabric alliance計劃于去年年底推出，因此可以被認為是oip的最新成員。與此同時，3dfabric 聯盟希望通過新成員快速擴張，這是有原因的。

工藝技術變得越來越復雜，這一點不會改變。隨著 ansys、cadence、siemens eda 和 synopsys 等 eda 制造商將人工智能功能融入到他們的工具中，芯片設計工作流程可能會變得更加容易。但由于高數值孔徑 euv 光刻掃描儀將掩模版尺寸從 858 mm2減半至 429 mm2，看來大多數人工智能和高性能計算 (hpc) 處理器將在未來幾年采用多塊設計，這將推動對有助于創建多塊解決方案、先進封裝、hbm 型存儲器和全新測試方法的軟件的需求。這將再次增加全行業合作的重要性以及臺積電oip的重要性。

“[我們自 2016 年以來一直提供 info_pop] 和 info_os 3d ic，[3d ic 已經]投入生產多年，[但]當時它仍然是一個利基[市場]，”kochpatcharin 說。“客戶必須知道他們在做什么 [...]，而 [當時] 只有少數人可以制作 3d ic。[2021 年]，我們推出了 3dfabric 活動，我們希望使其對所有人通用，因為有了人工智能和[來自多家公司]的 hpc，[這些] 不再是小眾事物。因此，每個人都必須能夠使用 3d ic。[例如]，汽車是 3d ic 的一個精彩[應用]，有一個[巨大的市場]。] 市場在那里。”

與此同時，為了實現芯片之間和小芯片之間的下一代連接，臺積電預計將需要硅光子學，因此該公司正在其 oip 計劃中積極朝這個方向努力。

“如果你進入 n2，下一個出現的就是硅光子學，”kochpatcharin 說。“我們在這里啟動了一個流程，需要 [設計服務合作伙伴] 才能為客戶提供支持。”

以上是網絡信息轉載，信息真實性自行斟酌。