5g無線接收器需要中等的分辨率和速度，將sar adc與容性dac耦合，是實現其高能效轉換的常用方法。結合流水線、交錯和數字校準等技術，混合adc方案已經證明可以達到12位enob（有效位數）的精度，以及數百mhz的速度。憑借這些特性，這類adc可以滿足5g應用所需的高吞吐量要求。

5g無線接收器需要中等的分辨率和速度，將sar adc與容性dac耦合，是實現其高能效轉換的常用方法。結合流水線、交錯和數字校準等技術，混合adc方案已經證明可以達到12位enob（有效位數）的精度，以及數百mhz的速度。憑借這些特性，這類adc可以滿足5g應用所需的高吞吐量要求。

adc本身非常節能，它對周圍的電路也有嚴格的限制，特別是在參考電壓方面。實際上，dac跟信號相關的供電就來自參考電壓，這是實現容性dac的所有逐次逼近寄存器（sar）型adc所共有的特性。如果不采取措施穩定此參考電壓，就會產生與信號相關的參考電壓調制，在adc輸出端出現諧波失真。

傳統的解決方案包括增加更多的片上去耦電容或高速參考緩沖器，但這樣的代價是面積和/或功耗增加。

由參考電壓提供的與信號相關的充電完全是由特定dac拓撲確定的。因此，它是可預測的，并且參考電壓也可以通過相互抵消的辦法穩定下來，即用另一個跟信號相關的充電來抵消這個信號相關的充電，以此消除參考電壓上的紋波。imec通過在交錯流水線的sar adc中使用輔助dac，成功實現了這種參考電壓穩定技術。

912 318 >

圖1：穩定容性參考電壓的基本原理。

圖1顯示了這種穩定技術的基本概念。當輸入信號被采樣到主dac時，參考電壓也被采樣到參考電容cref上，同時輔助dac caux被放電（步驟1）。當主dac根據代碼b1切換以產生殘留時，輔助dac的單元（數量由代碼決定）也連接到參考節點（步驟2）。通過為每個代碼b1選擇適當大小的caux，可以使主dac和輔助dac的充電量保持恒定。參考電壓會下降，但跟信號無關了。

最后，主dac重置到其初始狀態，這一操作也會從參考電壓中汲取跟信號相關的充電。通過對第二個輔助dac creset使用相同的穩壓技術，第二個參考壓降也變得與信號無關了（步驟3）。參考緩沖器現在只需要以恒定的電荷量為cref再充電，就極大地緩解了其帶寬需求。

圖2是兩個交錯、流水線sar adc的示意圖，它們實現了上面所討論的穩定技術。在這種架構中，最關鍵的是第一階段產生的最后殘留。因此，只有當殘留是由主dac產生時，才能應用這樣的穩定技術。該dac使用2個子dac來保證正、負輸入范圍，這不但減少了開關能量，也導致代碼b1非線性映射到輔助dac caux的右側設置，這是消除信號對主dac充電的影響所必需的。

6位代碼b1由一個低精度的小sar量化器確定，它僅需要6位線性度，因此不會對其參考電壓有嚴格的要求。查找表（lut）將代碼b1映射到輔助dac的右側設置。然后，主dac切換，將輔助dac caux連接到參考節點。在殘留放大后，主dac復位，輔助dac creset連接到參考節點，如上所述。通過第二階段進一步量化放大殘留，以達到14位的整體量化級別。

3968 1669 >

圖2：兩個交錯、流水線sar adc的示意圖。

lut與低精度sar量化器同時尋址，以大大縮短關鍵時序路徑。為了填充lut，一個內置偏移比較器將最終參考電壓與標稱值vref0進行比較，并根據代碼b1用校準引擎來調整caux設置。creset的設置可以很好地通過分段線性解碼器來近似。

231 220 >

圖3：芯片顯微照片。

測試芯片采用16nm finfet工藝制造。其核心區域面積為350×325μm2，其中16％用于參考穩定方案，包括50pf的cref。用容性穩定技術實現的諧波失真降低可以測量出來，如圖4所示。在高速運行時，caux和creset都能顯著改善sfdr（無雜散動態范圍），將雜散抑制在80 dbfs以下。在303 ms/s時，低頻和奈奎斯特輸入的sndr（信噪加失真比）分別為64.0db和69.3db。其功耗僅3.6 mw，如圖5所示。

431 247 >

圖4：輔助dac可以降低雜散。

417 257 >

圖5：不同先進架構的adc比較。

這些結果表明，sar adc中的dac切換會引起跟信號相關的參考電壓下降，通過使用輔助dac可以消除它，從而實現參考電壓的穩定。若dac復位時也應用這一穩定技術，參考節點的負載可以與信號無關，這就大大降低了對參考緩沖器和/或片上去耦電容的要求。

本文為《電子技術設計》2019年1月刊雜志文章。

以上是網絡信息轉載，信息真實性自行斟酌。